Нова архітектура кешування поліпшить роботу процесора з пам'яттю

Запропонована нова архітектура процесорного кешу на базі пам'яті DRAM, яка дозволяє збільшити пропускну здатність без зниження відгуку. Розробка дослідників з Массачусетського технологічного інституту, Intel і Швейцарської вищої технічної школи Цюріха була представлена на конференції MICRO-50 "17.

Одним з основних «пляшкових горлечок» у комп'ютерній техніці є зв'язок між процесором і пам'яттю. Для того, щоб прискорити цю взаємодію, виробники процесорів встановлюють пам'ять і процесор в один модуль і тим самим збільшують як пропускну здатність шини, так і покращують час відгуку пам'яті. У такій схемі ця пам'ять використовується як кеш, що зберігає найбільш часто використовувані дані.

Для збільшення ефективності пам'яті вже існують різні підходи, наприклад, хеш-таблиці. Вони влаштовані таким чином, що знаючи хеш-функцію і застосовуючи її до тегу шуканих даних, процесор може дізнатися розташування цих даних в пам'яті, замість того, щоб перебирати всі комірки пам'яті поспіль. Хеш-функції завжди повертають одне значення для одного і того ж аргументу, але можуть повертати однакові значення для різних аргументів.

Як правило, для невеликих обсягів даних і вимогливих до швидкості застосувань використовується пам'ять типу SRAM, а для великих обсягів, наприклад, оперативної пам'яті використовують більш проста і дешева DRAM. SRAM і DRAM влаштовані по-різному, одна з основних відмінностей полягає в тому, що, коли процесор запитує дані з SRAM-кешу, він просто посилає відповідний тегу цього запису хеш, а пам'ять самостійно зіставляє його з наявними тегами і повертає відповідні дані. У випадку з DRAM-кешем завдання по зіставленню записів в кеші з необхідними даними лягає на сам процесор. Ця особливість «забиває» канал взаємодії процесора з пам'яттю не самими даними, а метаданими, і тим самим знижує його пропускну здатність.

Дослідники запропонували нову схему, при якій до кожного запису до сторінкової таблиці додаються біти про те, чи можна знайти дані в кеші, а також про розташування даних з тим чи іншим тегом щодо даних з таким же хешем. Крім цього програмного алгоритму, дослідники також запропонували застосовувати апаратний компонент, званий ними буфером тегів, який дозволить набагато рідше оновлювати вміст таблиць пам'яті. За заявою розробників, така архітектура дозволяє збільшити продуктивність на 15 відсотків, а трафік між процесором і пам'яттю на 35 порівняно з існуючими схемами DRAM-кешування.

Нещодавно австралійські вчені запропонували схему короткочасної пам'яті для оптичних комп'ютерів. Для цього вони запропонували за допомогою спеціальної схеми перетворювати оптичний сигнал на звукові коливання, які поширюються на кілька порядків повільніше.